- -pv
スレッドの閲覧状況:
現在、- がスレを見ています。
これまでに合計 - 表示されました。
※PC・スマホの表示回数をカウントしてます。
※24時間表示がないスレのPVはリセットされます。

【精密機器】ポスト京は高密度がカギ、富士通が試作チップを公開[18/05/21]

1こたつねこ◆AtPO2jsfUI:2018/05/22(火)10:32:41 ID:UJH()
ポスト京は高密度がカギ、富士通が試作チップを公開

富士通は、同社のプライベートイベント「富士通フォーラム2018 東京」(2018年5月17~18日、
東京国際フォーラム)で、ポスト「京」スーパーコンピュータ(スパコン)に搭載される予定の
「CPUパッケージ」とCPUパッケージを搭載した「CPUメモリユニット」の試作機を公開した。

ポスト京は、2021年~2022年の運用開始を目標に開発が進むスパコン。2012年より理化学研究所で
現在運用されているスパコン「京」の後継機とされており、世界最高水準の汎用性と、京の最大
100倍となるアプリケーション実行性能を達成しつつも、消費電力を京の約3倍となる30~40MW程度に
収めることを目標としている。

■CPUのアーキテクチャはArmv8-A+SVE、1パッケージに48コアを集積

ポスト京では、ベースとなる命令セットアーキテクチャにFP16(16ビット浮動小数点)対応のArmv8-A、
SIMD拡張命令セットにArmと富士通が共同開発したSVE(Scalable Vector Extensions)を採用する。
SVEは128~2048ビットのベクトル長をサポートしており、CPUがサポートする長さで動的にベクトル長を
決定することが特長となる。ポスト京のCPUでは、SIMD幅が512ビットのベクトルレジスタを搭載する。
京では、ベース命令セットにSPARC-V9、SIMD拡張命令セットにSIMD幅128ビット長のHPC-ACEが採用されていた。

↓全文を読む場合は以下をクリック↓
http://eetimes.jp/ee/articles/1805/21/news060.html

EE Times Japan 松本貴志 2018年05月21日 13時30分

新着レスの表示 | ここまで読んだ

名前: mail:





【精密機器】ポスト京は高密度がカギ、富士通が試作チップを公開[18/05/21]